智V验证平台

　　数字电路验证发展20多年始终面临着一个棘手的挑战：各种工具之间兼容性和数据的碎片化问题。

　　一方面工具的兼容性问题，使得各种工具各自为政。虽然每个工具都能解决相对应的问题，但是由于算法引擎上不能进行有效的交互与共享，无法做到互联互通、相互反馈，使得许多工作引入存在重复劳动或者需要耗费人力进行转换，甚至产生不同工具间结果报告的不一致和二义性。如仿真工具中的RTL编译和静态验证工具中的RTL编译，传统上该两者只进行针对自身优化的编译，解析引擎相互独立，其所产生的编译结果可能不一致，甚至相互矛盾，给整体验证调试和进度带来困扰。

　　另一方面，结果数据的碎片化，降低了验证重用的可能性，让结果的调试分析和验证收敛变得更加困难，如验证流程中的覆盖率，每种工具都能产生验证覆盖率，但是融合共享覆盖率却迟迟难以实现。在碎片化问题的影响下，业内的普遍共识为：数字验证中的激励移植、重复编译、碎片化调试所浪费的时间占到总体验证时间的30%以上。

　　芯华章推出智V验证平台（FusionVerify Platform），其初衷就是为了解决数字电路验证中碎片化的挑战，满足提高验证效率、易用性，以及点工具无法提供的额外验证功能等需要。智V验证平台（FusionVerify Platform）主要由七大产品系列和四大技术支柱组成。这七大产品系列分别是：硬件仿真系统、FPGA原型验证系统、智能场景验证、形式验证、逻辑仿真、系统调试以及验证云；四大技术支柱分别是：智能编译 （Intelligent Compiler）、智能调试（Intelligent Debug）、智能验证座舱（Intelligent Cockpit）以及智能云原生（Intelligent Cloud Native）。其中：

• 智能编译（IntelligentCompiler），面向七大产品系列，提供统一的编译引擎，做到一次编译多平台使用，极大地减少对大型设计反复编译的时间。同时为产生统一的覆盖率（Unified Coverage）铺平了道路。
• 智能调试（IntelligentDebug）系统，面向七大产品系列，提供了统一的调试接口和数据库，大大提高了调试效率。同时它还提供标准的数据交互接口API，让用户可以获取相关数据，以便二次开发或者进行大数据分析。
• 智能验证座舱（IntelligentCockpit），有效的融合了平台上的各种工具，提供丰富的参数化配置，和智能化融合，提供额外的验证功能，为用户提供高效、便利的一站式验证解决方案。

　　智V验证平台（FusionVerify Platform）的特点

　　统一的调试系统：支持芯华章全系列产品，包括：逻辑仿真器、形式验证工具、FPGA原型验证系统、硬件仿真系统、智能场景验证系统、系统调试以及验证云。调试器提供统一的用户交互界面，能降低学习门槛，提高用户体验；标准的数据交互接口，让用户获取验证数据内部信息，以便二次开发或者进行大数据分析。

　　统一的编译系统：适用于仿真器、FPGA 原型和硬件仿真系统：平台的的编译技术包括高性能的RTL综合技术，能在平台上的硬件原型验证系统，硬件仿真器，形式验证工具上共同使用。 统一的编译器前端能提高平台的验证效率和一致性。

　　统一的覆盖率数据库：能够高效地收集仿真器、形式验证工具、硬件仿真系统等工具产生的代码、功能覆盖率，并进行融合，让用户能够真正有效地在单一数据库下监测总体验证的覆盖率。

　　丰富的场景激励源：支持跨平台场景激励生成，原型验证、硬件加速、流片后测试都可以使用丰富的数据源头作为验证激励。同时，场景验证激励可由覆盖率反馈驱动动态产生，高度自动化及智能化。

　　统一的云原生软件架构：多种验证工具可以基于同样的用户接口充分利用云端弹性计算资源，减少用户投入，提高硬件资源利用率，缩短芯片验证时间。

　　为不同用户提供定制化的验证解决方案（Verification Solutions）：基于智能验证座舱（Intelligent Cockpit），融合不同的工具技术，包括虚拟模型、VIP、Assertion VIP、PSS等，对各类设计在不同场景需求下提供定制化的包括软件仿真、形式验证、智能验证和硬件仿真在内的一系列解决方案，大大提高验证效率与方案的易用性，带来点工具无法提供的验证好处和效益。