产品介绍
芯华章智能验证系统是一种基于Accellera PSS标准和高级验证方法学的融合，这种基于高级语言建模的验证系统可以高效并且自动化地产生优质测试用例。针对不同的验证平台和验证层级，该系统可以生成不同形态、适配多种验证环境的测试用例，实现由统一场景建模取得测试激励跨平台、可复用、自动化、智能化自回归的目的，密切结合EDA2.0的敏捷验证思路，显著提高复杂SoC芯片的验证覆盖率，解决当前越来越复杂的SoC芯片验证需求。

PSS方法学具备以下几个主要特点

从构建庞大数目的复杂测试用例，转移到构建全面完备的测试场景模型
以SoC级验证为例，一个典型矛盾是复杂场景验证可能需要数以万计的C语言测试激励，但是C语言很难实现灵活的随机化，过往大部分芯片公司依赖于验证工程师手写直接测试用例，这是一个非常庞大的工程，同时也导致覆盖率提高缓慢。同样的问题也存在于基于硬件加速器的验证上。 
把验证工程师从繁琐的测试用例逐个开发的工作中解放出来，针对SoC级验证目标，利用高抽象层级的建模语言进行测试场景级描述，进而通过PSS工具自动生成足够量的测试用例。DSL语言不仅有类似硬件结构性描述语法，也具备类似SV的面向对象的软件语言特点，并提供了一定程度的场景自动补全，这使得建模非常灵活智能，不仅可以代替传统验证语言的测试激励生成描述，还可以自动扩展创造出验证工程师难以想到的测试场景。
从单一平台验证到多平台交互验证
传统验证中，不同验证平台的测试用例往往不可复用，尤其SoC级测试用例在仿真器上跑的测试用例以及为了加速验证在硬件仿真系统上跑的测试用例。PSS可以实现同一个行为模型生成SystemVerilog Case和同等测试场景意义的 C Case，满足不同平台的验证。

从自动化到智能化的变革
统一建模对验证场景模型化，提供了场景扩展的能力，同时芯华章智能验证提供智能化覆盖率分析及反向驱动模型迭代，提高了覆盖率收敛速度，也降低了对验证工程师手动构建完备测试用例的依赖。

产品使用形态 （两种形态均适用于子系统/SoC级/后仿验证）
产品特点

• 支持Accellera 标准语言DSL 1.0 和2.0 
• 支持C++建模 
• 支持生成可适配UVM验证环境的SystemVerilog 测试用例
• 支持生成可适配SoC层级的C/C++测试用例
• 支持生成静态覆盖率测试用例
• 随机约束求解器，复杂场景求解能力强
• 提供GUI界面
• 支持场景模型-测试用例-仿真Log文件 三方联动信息定位
• SoC多核互联验证场景模型
• AMBA总线子系统验证场景模型
• 支持静态测试结果正确性检查，以及用户可扩展的动态测试结果检查

专家团队

芯华章是Accellera PSS标准工作组成员之一，其核心研发团队在PSS协议制定、讨论，和发布时，始终密切地保持工具和协议的一致性和合规性，将团队对协议的深刻的理解融入到芯华章智能验证工具研发当中。核心开发团队在EDA软件研发领域以及芯片验证领域有着超过十年的经验，项目涉及领域包括大型SoC、低功耗、复杂缓存一致性、PCIe、ARM总线互联、处理器算法验证、大型通信芯片等。